> Offres de formation > Offres de thèses

Fabrication et caracterisation de transistors basse temperature (400°C) analogue haute tension pour applications More than Moore en 3D séquentielle

Défi technologique : Nouveaux paradigmes de calculs, circuits et technologies, dont le quantique (en savoir +)

Département : Département Composants Silicium (LETI)

Laboratoire : Laboratoire des Technologies d'Intégration 3D

Date de début : 01-10-2022

Localisation : Grenoble

Code CEA : SL-DRT-22-0948

Contact : laurent.brunet@cea.fr

L'intégration 3D séquentielle permet d'atteindre la plus forte densité d'interconnexion entre des niveaux de dispositifs électroniques empilés comparée à l'ensemble des techniques d'intégration 3D mais requière de réaliser les dispositifs des niveaux supérieurs à faible budget thermique. Le leti, pionnier dans ce domaine, possède une expertise unique sur la réalisation de transistors à faible température pour des applications de calcul. La thèse s'inscrit dans un cadre de diversification de cette intégration pour adresser des applications dites hétérogènes, où les dispositifs empilés sont interfacés avec des capteurs (par exemple imageur). Dans ce cas la qualité de l'empilement de grille est particulièrement critique et requière des innovations pour améliorer sa qualité tout en respectant la limitation de budget thermique propre à cette intégration. Il est en de même pour l'optimisation des jonctions à basse température. L'étudiant(e) contribuera à la fabrication, la caractérisation et l'optimisation de transistors aptes à interfacer avec des capteurs. Au cours de la thèse, il ou elle sera amené à interfacer avec différentes équipes avec des pôles de compétences divers et variés: expertise de certains procédés technologique, caractérisation physico-chimique, caractérisation électrique et simulation.

Voir toutes nos offres Télécharger l'offre (.zip)

Email Bookmark and Share