Défi technologique : Cybersécurité : hardware et software (en savoir +)
Département : Département Systèmes et Circuits Intégrés Numériques (LIST)
Laboratoire : Laboratoire Fonctions Innovantes pour circuits Mixtes
Date de début : 01-10-2023
Localisation : Grenoble
Code CEA : SL-DRT-23-0631
Contact : emanuele.valea@cea.fr
Le sujet de cette thèse est la conception d'accélérateurs matériels pour les algorithmes de cryptographie post-quantique (PQC) à très faible consommation d'énergie. Une technique innovante de conception des systèmes de calcul, appelée "calcul approximatif", sera utilisée pour atteindre cet objectif. L'étude de la PQC est de grand intérêt car la cryptographie que nous utilisons aujourd'hui pour protéger nos communications peut être complètement cassée par les ordinateurs quantiques. Comme les ordinateurs quantiques atteindront probablement leur plein potentiel dans moins de 20 ans, la PQC commence déjà à être déployée dans les systèmes électroniques sensibles. Cependant, nous pensons que cette transition doit être mise en ?uvre de manière durable. Étant donné que les accélérateurs PQC seront intégrés dans de nombreux systèmes électroniques futurs, il convient d'utiliser les techniques les plus avancées de conception de matériel à faible consommation d'énergie. Le calcul approximatif est une technique de conception qui vise à adapter la précision des calculs aux besoins des applications, dans le but de minimiser fortement la consommation d'énergie. Dans ce projet de thèse, le candidat devra proposer de nouvelles idées et de nouveaux concepts pour la mise en ?uvre d'accélérateurs matériels pour la PQC, en s'inspirant des techniques de calcul approximatif existantes, en proposant des contributions à la fois au niveau algorithmique, et au niveau architecture des circuits intégrés qui implémenteront la solution.