{"id":12471,"date":"2026-05-27T09:25:05","date_gmt":"2026-05-27T07:25:05","guid":{"rendered":"https:\/\/talentimpulse.cea.fr\/offre-emploi\/nouvelle-generation-de-memoires-ferroelectriques-feram-3d-avec-bitcell-1t-1c-entierement-integree-en-beol\/"},"modified":"2026-06-13T09:00:06","modified_gmt":"2026-06-13T07:00:06","slug":"nouvelle-generation-de-memoires-ferroelectriques-feram-3d-avec-bitcell-1t-1c-entierement-integree-en-beol","status":"publish","type":"offre-emploi","link":"https:\/\/talentimpulse.cea.fr\/en\/offre-emploi\/nouvelle-generation-de-memoires-ferroelectriques-feram-3d-avec-bitcell-1t-1c-entierement-integree-en-beol\/","title":{"rendered":"New generation of 3D ferroelectric memories (FeRAM) with fully BEOL-integrated 1T-1C bitcells"},"content":{"rendered":"<p>Les m\u00e9moires ferro\u00e9lectriques de type FeRAM 1T-1C \u00e0 base de HZO ont le potentiel pour remplacer les derniers niveaux de Cache. Le CEA-Leti est \u00e0 l\u2019\u00e9tat de l\u2019art dans le domaine au n\u0153ud 22nm [1], avec des bitcells 1T-1C d\u00e9j\u00e0 plus denses que celle de la SRAM. Dans cette approche le transistor de s\u00e9lection (1T) est un transistor front-end et la capacit\u00e9 ferro\u00e9lectrique tridimensionnelle (1C) est int\u00e9gr\u00e9e en back-end.Il a \u00e9t\u00e9 montr\u00e9 par Micron [2] que l\u2019utilisation d\u2019un transistor back-end tridimensionnel en silicium polycristallin permettait 1\/ de densifier la bitcell, 2\/ d\u2019empiler plusieurs niveaux de FeRAM et 3\/ d\u2019utiliser le CMOS sous les matrices pour la logique de contr\u00f4le (CMOS Under Array &#8211; CuA). L\u2019objet de cette th\u00e8se est d\u2019\u00e9valuer d\u2019autres types de s\u00e9lecteurs, en particulier des FET \u00e0 canal oxyde semiconducteur amorphe (AOSFET) verticaux int\u00e9gr\u00e9s en back-end, pour les nouvelles g\u00e9n\u00e9ration de m\u00e9moires FeRAM. Les caract\u00e9ristiques de ces transistors back-end [3] (faible Ioff, faible Ion, faible Vth) devraient offrir des avantages significatifs pour le fonctionnement des matrices m\u00e9moires FeRAM \u00e0 tr\u00e8s basses tensions (lt; 1V) tout en permettant d\u2019int\u00e9grer des bitcells 1T-1C tr\u00e8s denses enti\u00e8rement en back-end. La th\u00e8se sera principalement orient\u00e9e DTCO (Design Technology Co-Optimization) afin de proposer des bitcells denses utilisant des sch\u00e9mas d\u2019int\u00e9gration r\u00e9alistes. Elle pourra \u00e9galement s\u2019appuyer sur les r\u00e9sultats exp\u00e9rimentaux r\u00e9cents obtenus au CEA tant sur les AOSFET que sur les Capas Ferro\u00e9lectriques 3D [1] en vue de premi\u00e8res d\u00e9monstrations silicium. [1] S. Martin et al., IEDM 2024; [2] N. Ramaswamy et al., IEDM 2023; [3] S. Deng et al., VLSI 2025<\/p>","protected":false},"featured_media":0,"template":"","categories":[167],"tags":[],"class_list":["post-12471","offre-emploi","type-offre-emploi","status-publish","hentry","category-materiaux-et-procedes-emergents-pour-les-nanotechnologies-et-la-microelectronique"],"acf":[],"aioseo_notices":[],"_links":{"self":[{"href":"https:\/\/talentimpulse.cea.fr\/en\/wp-json\/wp\/v2\/offre-emploi\/12471","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/talentimpulse.cea.fr\/en\/wp-json\/wp\/v2\/offre-emploi"}],"about":[{"href":"https:\/\/talentimpulse.cea.fr\/en\/wp-json\/wp\/v2\/types\/offre-emploi"}],"wp:attachment":[{"href":"https:\/\/talentimpulse.cea.fr\/en\/wp-json\/wp\/v2\/media?parent=12471"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/talentimpulse.cea.fr\/en\/wp-json\/wp\/v2\/categories?post=12471"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/talentimpulse.cea.fr\/en\/wp-json\/wp\/v2\/tags?post=12471"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}