Extraction de secrets cryptographiques par illumination laser d'un System-on-Chip H/F

Description de l'offre : L'objectif du stage est d'étudier le potentiel des attaques par illumination laser pour extraire des secrets cryptographiques d'un téléphone mobile de type smartphone. En effet, les photocourants induis par l'illumination laser du silicium d'un circuit peut mener à la perturbation de celui-ci. Dans certains cas, cette perturbation peut être utilisée a des fin d'exfiltration de secret cryptographique. Une illumination laser perturbant un déchiffrement Des chemins d’attaque par injection de fautes ont été identifiés dans la littérature pour extraire le secret utilisé par des implémentations de cryptographie (ex. [1]). Certains de ces chemins d’attaque nécessitent la modification de l’état d’un bit à un instant précis (ex [2]). La mise en œuvre d’un contrôle aussi fin lors d’une attaque par injection de fautes semble possible pour des cibles de type micro-contrôleur mais représente un défi pour des cibles complexes telles qu’un System-On-Chip (SoC). Des travaux de l’équipe SAS ont permis de montrer que d’autres types d’attaques par perturbation permettent de contourner des mécanismes de sécurité sur un SoC [3]. Pour les attaques par illumination laser, il a été démontré dans la littérature que, dans certaines situations, elles peuvent permettre de contourner des mécanismes de sécurité sur ces cibles [4]. Néanmoins, les phénomènes mis en jeu et la complexité de la micro-architecture de ce type de cibles rend le contrôle de la faute injectée par l’attaquant difficile [5]. Banc laser bi-spot permettant d’illuminer deux zones d’un circuit Ce stage a donc pour but de répondre aux questions suivantes: Existe-t-il une zone spatiale du silicium d’un System-on-Chip produisant un modèle de fautes particulier lors d’une illumination laser (ex: bit-flip) ? Quelle méthodologie peut permettre d’accélérer la recherche d’une telle zone ? Le contrôle des fautes produites est-il suffisant pour la mise en œuvre attaques par injection de fautes proposées dans littérature contre les implémentations de cryptographie? Identification des 4 CPU d’un Système-on-Chip par photoémission. (Clément Gaine) Ce sujet de stage s’inscrit dans le contexte d'un projet Horizon Europe: https://poliiice-project.eu/ Le laboratoire LSCO (Laboratoire de Sécurité des COmposants) accueillera le/la stagiaire sur son site de Gardanne au sein de l’équipe de recherche commune entre le CEA et l’EMSE: SAS “Systèmes et Architectures Sécurisés”. Cette équipe dispose d’équipements de pointe avec des bancs d’attaque physique au niveau de l’état de l’art international. Elle est située entre Aix-En-Povence et Marseille à Gardanne sur le campus Georges Charpak Provence. Le stage sera encadré par Simon Pontié (CEA) Campus Georges Charpak Provence: (lien) Plus d’informations: https://www.simon.pontie.fr/sujet-stage/poliiice/index.html https://www.simon.pontie.fr/ https://www.cea.fr/cea-tech/leti/Pages/formations/stages-alternances.aspx [1], [2], [3], [4] et [5]: voir bibliographie.

Présentation de l’institut : Le laboratoire LSCO (Laboratoire de Sécurité des COmposants) accueillera le/la stagiaire sur son site de Gardanne au sein de l'équipe de recherche commune entre le CEA et l'EMSE: SAS "Systèmes et Architectures Sécurisés". Cette équipe dispose d'équipements de pointe avec des bancs d'attaque physique au niveau de l'état de l'art international. Elle est située entre Aix-En-Povence et Marseille à Gardanne sur le campus Georges Charpak Provence. Le stage sera encadré par Simon Pontié (CEA) et Driss Aboulkassimi (CEA).

Profil du candidat : Le candidat/La candidate devra être en dernière année de Master d’un cursus Mathématique, Informatique, Électronique ou Cybersécurité. Une expérience en lien avec les attaques physiques n’étant pas obligatoire, mais appréciable. Le stagiaire/La stagiaire sera rémunéré(e) en fonction des grilles salariales CEA. Le stage démarrera en 2024. Les candidatures sont à envoyer par mail avant le 30 novembre 2023 à simon.pontie@cea.fr