Stage Mise en œuvre et validation d'une contre-mesure matérielle contre les attaques physiques dans un cœur RISC-V H/F

Description de l'offre : Le CEA aborde la question de la sécurité des processeurs contre les vulnérabilités physiques en travaillant sur ces architectures open source pour mettre en place des contre-mesures matérielles. Plusieurs équipes du CEA travaillent sur la conception d'un circuit intégré (ASIC) en technologie FDSOI 18 nm. Ce dernier intègrera plusieurs cœurs RISC-V et divers blocs de propriété intellectuelle (IP), y compris un cœur sécurisé de 64 bits basé sur l'OpenHW CVA6. Le sujet du stage consiste à mettre en œuvre et valider une contre-mesure contre les attaques par injection de fautes, déjà spécifiée, dans le cœur CVA6 émulé sur FPGA. De plus, le stagiaire participera également à la vérification et à la validation du cœur sécurisé.

Diplome préparé : Bac+5 - Master 2

Langues : Français Courant,Anglais Courant