PhD en génération assistée par l'IA de modèles et de simulateurs de haut niveau pour la conception matérielle

Description de l'offre : Les outils de simulation sont essentiels pour la conception et la validation des circuits numériques. Ils utilisent différents niveaux d'abstraction pour faciliter la co-conception et la co-validation matériel/logiciel. Les simulateurs d'architecture, appelés simulateurs de jeu d'instructions (ISS), fournissent une abstraction de haut niveau pour une vérification fonctionnelle rapide et une exploration précoce de l'espace de conception, tandis que les simulateurs de niveau de transfert de registre (RTL) fournissent une mise en œuvre détaillée au niveau du circuit pour une analyse précise mais avec des temps de simulation plus longs. Face à des calendriers de développement accélérés ainsi que des contraintes d'outils et de ressources, les concepteurs matériels commencent souvent par le développement RTL et diffèrent la construction d'un ISS. Cependant, au fur et à mesure que le processus de conception progresse, la nécessité de créer des simulateurs de jeu d'instructions (ISS) devient apparente, notamment pour des tâches telles que la validation logicielle et l'exploration de l'espace de conception du matériel de prochaine génération. La création manuelle d'ISS présente des défis significatifs, car elle est à la fois chronophage et sujette aux erreurs. Une complexité supplémentaire est introduite par la nécessité de garantir l'équivalence entre l'ISS et le RTL. Il est donc urgent de développer des méthodes innovantes pour automatiser la génération d'ISS lorsque le RTL est disponible. Le processus de génération d'un ISS consiste principalement à extraire les états architecturaux et à dériver les fonctions d'exécution des instructions. L'ISS est ensuite construit en intégrant de manière transparente les états architecturaux et les fonctions d'exécution des instructions, garantissant ainsi une représentation précise du comportement fonctionnel du matériel. L'objectif de la thèse est de concevoir une méthodologie implémentée dans un outil qui prend des modèles RTL de bas niveau en entrée et génère automatiquement un ISS en exploitant les avancées récentes en matière d'apprentissage automatique (ML) telles que les réseaux neuronaux graphiques [3], et les flux de compilation tels que MLIR [4], dans le domaine de la conception assistée par ordinateur (EDA). Le résultat attendu est un flux complet pour la génération automatique d'ISS à partir de RTL, garantissant par construction la cohérence sémantique entre les deux niveaux. Les résultats de cette thèse feront l'objet de présentations lors de conférences internationales et dans des revues scientifiques.

Profil du candidat : Master en Informatique/Électronique. Bonne expérience/connaissance en apprentissage automatique. Expérience/connaissance en conception électronique numérique. Excellentes compétences en programmation en Python et en C++. La maîtrise de la programmation en VHDL et/ou Verilog sera un atout. De bonnes compétences analytiques et expérimentales seront fortement valorisées.