Le sujet de cette thèse sapos;articule autour du projet européen IPCEI ME/CT, visant à valoriser le secteur des semi-conducteurs en Europe. Il explore spécifiquement les systèmes de protection des réseaux électriques à courant continu (DC) contre les surcharges, les courts-circuits et les arcs électriques. Ces systèmes, complexes, dépendent des transistors de puissance pour une interruption contrôlée du réseau électrique, en intégrant soit des fonctions distinctes, soit combinées avec un convertisseur DC-DC. Bien que le domaine soit largement documenté, il présente une variété dapos;approches et de configurations selon les niveaux de tension et de puissance DC concernés. Ce projet se concentre sur lapos;activation de lignes DC dans des conditions extrêmes à 400V initialement (LVDC), puis à 800V (MVDC). Dans le contexte LVDC, lapos;utilisation des transistors HEMT GaN (Nitrure de Gallium, résistant à plus de 650V) a facilité lapos;étude de lapos;adéquation entre les performances du composant et la fonction dapos;interruption de ligne. La commutation rapide du transistor nécessite une gestion précise pour sapos;assurer que son fonctionnement reste dans les limites de sécurité spécifiées par le fabricant. Généralement, cela implique un circuit dapos;assistance à la commutation, ou snubber. En cas de surtension inévitable, un dispositif de limitation est ajouté parallèlement au transistor. Les validations expérimentales de ces configurations sont particulièrement complexes, surtout lorsque les transistors sont utilisés en série ou en parallèle, dapos;où lapos;intérêt de développer des alternatives sans recourir à un snubber. Cependant, en raison de la fragilité relative des transistors GaN, cette méthode napos;est pas idéale. Le projet envisage donc lapos;intégration dapos;une solution dapos;aide à la commutation directement dans le boîtier du transistor GaN. La fabrication des transistors et des snubbers utilisera les installations et techniques des salles blanches du CEA-Leti, avec une optimisation des procédés microélectroniques pour permettre la co-intégration avec les transistors GaN. Les composants seront assemblés après encapsulation. Les essais de commutation commenceront par une phase de tests sur un bras dapos;onduleur pour évaluer différents modèles de snubbers, fréquences de commutation, vitesses et températures. Une méthodologie de mesure ultra-rapide sera développée en parallèle de la conception des transistors pour faciliter les mesures sans altérer les fonctionnalités. Dans une phase ultérieure, les solutions les plus prometteuses seront également testées dans un montage back-to-back, dans le cas particulièrement critique de lapos;ouverture dapos;une ligne DC inductive.
Master recherche en électronique
Talent impulse, le site d’emploi scientifique et technique de la Direction de la Recherche Technologique du CEA
© Copyright 2023 – CEA – TALENT IMPULSE – Tous droits réservés