Etude et optimisation de lapos;erreur de placement intra-champ pour les noeuds technologiques avancés

Candidater

Dans le cadre du plan de relance de la microélectronique, poussé par la directive européenne France 2030 le CEA Leti agrandit son parc équipement et développe de nouvelles technologies pour les applications futures. Lapos;enjeu est de mettre au point plusieurs briques technologiques permettant le transfert industriel de procédés microélectroniques descendant jusquapos;au nœud technologique 10nm. La lithographie est lapos;étape la plus critique dans la fabrication dapos;un composant, car elle permet la définition des motifs adressés (dimensions, formes etc.) capos;est pourquoi le travail de Ramp;D autour de cette étape nécessite une attention particulière pour répondre aux besoins des industries. Jusquapos;à récemment, il suffisait de considérer les deux paramètres clés qui monitorent les limites de contrôle pour une performance optimale du dispositif : - lapos;uniformité dans chaque zone de la plaque de la dimension critique (CDU), capos;est-à-dire la taille dapos;un motif de contrôle critique, - lapos;overlay (OVL) - capos;est-à-dire la position relative entre deux niveaux de lithographie dans chaque champ, par rapport à leur position idéale. Cependant, la réduction de la taille des motifs requiert une vision plus globale de ces paramètres de contrôle. Nous parlons alors dapos;quot;erreur de placementquot; combinant CDU et OVL, répondant à la question : quot;où se trouve réellement le motifquot; par rapport à sa position idéale? Plusieurs études (ex: Mulkens J., et al. Proc. SPIE 1014505, 2017) montrent une dépendance de l’erreur de placement avec différents paramètres: correction de la proximité optique (OPC), erreurs de fabrication des réticules, matériaux, exposition amp; développement, overlay, uniformité des dimensions critiques, rugosité de la largeur de ligne etc. Le budget dapos;erreur de placement devient donc très critique dans lapos;industrie, et est fortement corrélé avec l’exploitation des capacités à l’état de l’art de l’équipement pour assurer les procédés. Cette thèse aura donc pour but de comprendre les verrous technologiques induits par l’intégration des procédés sur les erreurs de placement à l’échelle champ et plaque, de proposer des solutions pour caractériser la déformation intra-champ et d’optimiser les performances intra-champ en lithographie 193 immersion pour répondre aux exigences des technologies sub-10nm. Les principaux axes de cette thèse peuvent être décrits comme suit : 1/ Acquérir une compréhension des enjeux du sujet par une veille bibliographique approfondie et une connaissance des stratégies en place actuellement dans le milieu microélectronique. 2/Se familiariser avec lapos;environnement salle blanche et apprendre à travailler sur des équipements de nouvelle génération, en particulier sur le scanner de lithographie 193i. Plusieurs formations nécessaires au sujet seront dispensées. 3/ Tout au long de la thèse, publier (revues scientifiques) et partager les résultats et les réalisations lors de différentes conférences. 4/ Rédaction et présentation du manuscrit de la thèse Vous serez rattaché au laboratoire de lithographie (LLIT) du département des plateformes technologiques(DPFT)au CEA-LETI. Vous intégrerez une équipe pluridisciplinaire et dynamique composée avec des pôles d’expertise qui vont de la maitrise du procédé de photolithographie optique à des lithographies alternatives comme le nanoimprint et la lithographie ebeam, sur des équipements à la pointe en salle blanche. L’équipe travaille en forte synergie avec plusieurs partenaires industriels, facilitant un transfert rapide de ses innovations.

Diplôme dapos;ingénieur ou Master 2 spécialités: Physique, Optique, Matériaux, Microélectronique

Médias associés

fr_FRFR

Contact us

We will reply as soon as possible...