Ingénieur microélectronique CAD 3D IC

Description de l'offre : Les intégrations hétérogènes et monolithiques en 3D permettent d’utiliser différentes technologies CMOS pour offrir les meilleurs compromis de performances système. L'architecture basée sur les chiplets permet de construire efficacement des systèmes plus grands de manière plug&play. Le CEA possède une solide expérience dans la conception de circuits 3D et de chiplets, et vise à renforcer son équipe de conception et son centre de compétences pour divers domaines d'application : calcul haute performance, accélérateurs d'IA embarqués, IoT, capteurs intelligents, ordinateur quantique. Dans le cadre de vos missions, vous devrez : Construire et maintenir un environnement de conception 3D IC à jour pour les designs de circuits numériques et mixtes. • Soutenir les équipes internes et déployer des flots de conception 3D pour différents domaines d'application : HPC, accélérateurs d'IA, capteurs, IoT, RF, calcul mémoire, imagerie, photonique, ordinateur quantique, etc. • Maintenir les flots de conception et interagir avec les principaux fournisseurs de CAO, tels que Cadence, Siemens, Synopsys, Keysight, Altair, etc. • Interagir avec les concepteurs front-end et back-end pour construire et améliorer les méthodologies de conception des circuits intégrés, • Cibler plusieurs fonderies, des process matures aux process avancés en fonction des besoins des projets. • Proposer et construire un environnement système pour la simulation et la vérification des CI, comprenant : l'assemblage, le package, les PCB, etc. • Travailler avec les équipes de conception pour participer activement aux cas d’étude de conception de topologies Multi-Die en utilisant des technologies 3D avancées, couvrant les différentes étapes du flot 3D : Implémentation physique et validation (DRC, LVS, PEX, Intégrité de puissance et de signal, Analyse thermique) • Contribuer à la maintenabilité du flot 3D, y compris les releases notes des outils et les méthodologies pour les circuits numériques complets, mixtes et analogiques. Nous vous offrons l’opportunité de travailler en équipe avec des ingénieurs chercheurs engagés sur des projets innovants et stimulants ! Vous intègrerez au travers de ce poste un environnement de recherche unique pour une expérience sur une thématique à la pointe de l’innovation et bénéficierez : • de formations pour renforcer vos compétences ou en acquérir de nouvelles, • d'un équilibre vie privée – vie professionnelle reconnu, • d'un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA, • d'une rémunération selon vos diplômes et votre expérience, • d'un CSE actif en termes de loisirs et d’activités extra-professionnelles, • d'une épargne abondée par le CEA.

Présentation de l’institut : Au sein du CEA-Leti, le laboratoire Mask & Design Enablement a pour mission de promouvoir les technologies innovantes mise en œuvre par les différents laboratoires applicatifs. Ces technologies sont très variées et en voici quelques exemples : CMOS avancés, mémoires non volatiles, intégration 3D, puissance, microsystèmes, photonique, etc… Les activités du laboratoire consistent : - d'une part à concevoir les masques de photolithographie/ activité Layout pour permettre la fabrication de puces dans les salles blanches du CEA-Leti et ainsi valider les performances des technologies, - d'autre part à développer tous les outils (activité Design Kit, CAD) nécessaires à la conception de démonstrateurs et autres circuits intégrés pour une technologie donnée.

Profil du candidat : • Master avec une à deux années d'expérience professionnelle ou doctorat. • Familiarité avec les flux de conception ASIC numérique, et les outils de CAO associés et leur interopérabilité • Connaissance des systèmes d'exploitation et des langages de script, tels que sh, csh, tcl/tk, perl, et autres.

Langues : Anglais Bilingue