Partitionnement de circuits intégrés pour le contrôle de Qubits semi-conducteurs passant à l’échelle : co-conception des fonctions cryoCMOS et à température ambiante

Description de l'offre : Les algorithmes quantiques capable de démontrer un avantage quantique nécessiteront l’utilisation de processeurs quantiques (QPU) dotés de plusieurs milliers de Qubits. La conception d’un tel calculateur quantique est un défi pluridisciplinaire au cœur de l’ingénierie quantique. L’électronique de contrôle y fait face à des contraintes particulières liées à la température cryogénique à laquelle opèrent les Qubits. S’appuyant sur son expertise relative à la conception de technologies à base de silicium, le CEA vise à l’intégration de milliers de Qubits semiconducteurs au sein d’une même QPU. L’objectif premier de cette thèse consiste à proposer une architecture de contrôle de Qubits numérique et analogique innovante passant à l’échelle en distribuant de l’électronique entre les différents étages du cryostat et l’extérieur à température ambiante. Le second objectif sera de réaliser des prototypes de cette chaîne de contrôle pour démontrer la faisabilité et les performances d’une telle architecture. Les travaux s’appuieront sur une architecture existante à température ambiante et des blocs micro-électroniques à température cryogénique développés au sein du CEA. De nouveaux blocs et circuits seront développés pour permettre le passage à lapos;échelle de lapos;architecture quantique proposée. Les circuits correspondants seront fabriqués, testés et mesurés, et donneront lieu à des publications scientifiques.

Profil du candidat : Master en électronique