Dans le cadre de ses activités de calcul proche mémoire et d’accélération matérielle, le laboratoire LFIM s’intéresse aux applications sur l’IoT, l’IA embarquée, le traitement de signal et la sécurité matérielle. Vu l’ample spectre des applications visés, le laboratoire est impliqué sur multiples projets qui ont pour objectif la montée en maturité de l’un de ses briques phare, la Computational SRAM. Dans ce contexte, vous serez intégré à une équipe multidisciplinaire qui est experte en conception des systèmes autant pour les aspects hardware, software et modélisation haut niveau. En outre, vous pourrez être amené à travailler sur d’autres thématiques du laboratoire partageant des besoins en layout de circuits innovants, notamment dans le cadre du développement de circuits CMOS en 22nm FDSOI utilisés à température cryogénique. Vos principales missions seront : * Circuits mémoires : - Réalisation des vues layout des blocs IO (lecture et écriture) en technologie 130nm. - Réalisation des vues layout des blocs décodeurs de lignes en technologie 130nm. - Réalisation des vues layout du contrôleur mémoire en technologie 130nm. - Vérifications des règles de dessins (DRC) et du respect des schémas électriques associés (LVS) - Extraction des parasites RC prenant en compte les spécificités du layout associés - Possibilités de réaliser des simulations avec les parasites préalablement extrait. * Circuits cryogéniques : - Contribution au layout de blocs analogiques et mixtes - Intégration top, DRC, LVS, tiling… Dans l’exercice de votre mission, vous pourrez également être amené(e) à interagir avec d’autres équipes du CEA en lien avec le contexte applicatif et/ou la caractérisation ASIC des solutions développées. Pour mener à bien votre mission, vous bénéficierez au CEA d’un environnement de qualité avec notamment l’accès aux outils de conception et de vérification du laboratoire. Vous intégrerez également une équipe dynamique, au cœur de l’écosystème IA en France, qui a noué des liens privilégiés avec les principaux acteurs industriels et académiques du domaine.
- Vous êtes titulaire d’un diplôme d’ingénieur ou d’un master en microélectronique, électronique ou systèmes embarqués. - Vous appréciez le travail en équipe tout en faisant preuve d’une bonne autonomie. Expériences et/ou compétences complémentaires souhaitées : - Connaissance du flot de conception de dessin de masques complète avec les logiciels Virtuoso et Calibre DRC/LVS. - Connaissance d’outil de gestion de version (Git/SOS) constituerait un plus. - Connaissance de la physique des semi-conducteurs et des principaux portes électroniques seraient également un avantage. Conformément aux engagements pris par le CEA en faveur de l’intégration de personnes en situation de handicap, cet emploi est ouvert à tous et toutes.
Talent impulse, le site d’emploi scientifique et technique de la Direction de la Recherche Technologique du CEA
© Copyright 2023 – CEA – TALENT IMPULSE – Tous droits réservés