Mapping & Scheduling de Transformers sur un Accélérateur Neuronal programmable H/F

Description de l'offre : Dans ce cadre, l’objectif de ce stage est d’implémenter une application type Transformers sur l’architecture PNeuro. Un des enjeux importants de cette partie est l’allocation des calculs aux processeurs élémentaires de sorte à atteindre les meilleures performances de calcul (OPC : opérations par cycle), tout en minimisant les transferts de données en mémoire. Dans un premier temps, le candidat devra faire l’étude des couches d’un réseau Vision Transformer (ViT), comprendre l’exécution des calculs et opérations associés. Une attention particulière devra être donnée sur la dépendance des données d’entrée et sortie. De premières pistes devront être identifier pour la parallélisassions les calculs. Dans un second temps, le candidat devra étudier l’architecture PNeuro : son jeu d’instruction, ses capacités mémoires et ses fonctionnalités avancées de transfert de donnée. Quelques éléments clés sur ce point : Cet accélérateur programmable est de type SIMD (Single Instruction Multiple Data). Un contrôleur global intègre le pipeline processeur Fetch/Decode/Execute et permet de piloter les signaux de contrôle et routage dans l’ensemble de l’architecture. Enfin, le candidat devra implémenter les couches principales qui composent une application ViT sur PNeuro. Cette implémentation consiste dans le code assembleur (jeu d’instruction spécifique) et le code C du co-processeur dont le rôle est de charger les paramètres et de déclencher l’exécution du microcode PNeuro. Pièces à fournir : CV + lettre de motivation + classements Références : [1]- A. CARBON, J-M PHILIPPE, O. BICHLER, R. SCHMIT, B. TAIN, D. BRIAND N. VENTROUX, M. PAINDAVOINE, O. BROUSSE PNeuro: A scalable energy-efficient programmable hardware accelerator for neural networks [2]- B. TAIN, R. MILLET Embedded World Prize for PNeuro IP 2022

Présentation de l’institut : Le Commissariat à l'Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d'innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé, et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d'Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies et de favoriser l'innovation dans le domaine des systèmes de calcul parallèle. Ce stage se déroulera au sein du Laboratoire Environnement de Conception et Architectures (LECA) sur le site de Nano-Innov du CEA LIST.

Profil du candidat : Le candidat recherché est en dernière année de master recherche ou diplôme ingénieur (bac+5). Des connaissances solides en algorithmique, langages C et assembleur sont requises. Des connaissances en architectures de calcul, traitement de l’image seront aussi appréciées. Exigeant et investi, vous avez à cœur de proposer des solutions innovantes et de travailler dans un milieu à la pointe de la technologie qui vous permettra de répondre aux enjeux de demain. Le candidat devra être doté d’un bon relationnel et posséder la capacité de travailler en équipe et en autonomie. Conformément aux engagements pris par le CEA en faveur de l’intégration de personnes en situation de handicap, cet emploi est ouvert à tous et toutes.

Diplome préparé : Bac+5 - Diplôme École d'ingénieurs

Langues : Français Courant,Anglais Intermédiaire