Nous rejoindre, pour quoi faire ? Nous vous proposons d’intégrer un environnement de recherche unique pour une expérience sur une thématique à la pointe de l’innovation. Vous êtes ingénieur(e) en conception de circuits CMOS analogiques, et vous souhaitez renforcer vos compétences en design d’imageurs, rejoignez notre équipe pluridisciplinaire de 25 ingénieurs et techniciens ! Dans le cadre de ce poste d’ingénieur(e) en conception circuits de lecture analogique vos missions principales consistent à : 1. Porter un circuit de lecture imageurs CMOS 0.18µm vers la techno FDSOI028 3DSL en 2 phases : · V1 : portage vers une technologie mature d’imageurs au pas de 40nm pour un premier démonstrateur · V2 : portage vers une techno avancée pour un démonstrateur full perf Ce travail se fera en collaboration vers une sous-traitance partielle et consistera en : a. Schémas: choix types de transistors, redimensionnement b. Simulations : Validation des schémas par simulations, refonte de certains blocs critiques (amplificateur bas bruit, sources de courant, etc.) c. Layout : Implantation physique des blocs schéma et vérifications (DRC, LVS, DFT, etc.) d. Simulations post-layout e. Connectique f. Simulation et validation finale avec padring et connexions 3D g. Rapports de conception h. Définir les chronogrammes des tensions appliquées pour l’utilisation des circuits concus et participation à leur caractérisation 2. Concevoir des pixels optimisés en relation avec la technologie dans le cadre de projets sur les pixels CMOIS avancées · Proposer des designs et réaliser le layout, analyser les performances, participer aux mesures des pixels développés. · Rédiger des rapports techniques et déposer des brevets Logiciels utilisés : CADENCE VIRTUOSO, SPICE #Display
Le Laboratoire d'Imagerie sur Silicium (LIS) développe des capteurs innovants dans le domaine visible et proche infrarouge réalisés en technologie CMOS (Complementary Metal Oxide Semiconducteur). Ces capteurs d'images sont présents dans de nombreux objets de notre quotidien (appareil photo, smartphone, ordinateur) et largement utilisés dans l'industrie ou au sein d'équipements médicaux.
Qu’attendons-nous de vous ? L’indispensable, c’est : Etre diplômé d’une école d’ingénieur ou d’un master en conception électronique / microélectronique avec 3 ans d’expérience minimum dans le design de circuits ASIC analogiques. Pratique des logiciels. Vos atouts, ce sont : Des connaissances approfondies en physique des semiconducteurs et optique. Des qualités relationnelles facilitant le travail en équipe et avec des clients, partenaires et sous-traitants qui sont une composante importante du poste. Le plus, c’est : Une première expérience dans le domaine de l’imagerie CMOS et un premier travail avec des sous-traitants(cahier des charges, suivis…) Vous avez encore un doute ? Nous vous proposons : o Un écosystème de recherche à la pointe, unique en son genre et dédié à des thématiques à fort enjeu sociétal, reconnu internationalement, o Des installations technologiques de dernière génération, o Un cadre de travail agréable et une équipe engagée, o Un poste au cœur de la métropole grenobloise, facilement accessible via la mobilité douce encouragée financièrement par le CEA, o Un équilibre vie privée – vie professionnelle reconnu, o Un accord QVT incluant la possibilité de télétravail si le poste est éligible, o Une rémunération adaptée prenant en compte votre profil et expérience professionnelle, bénéficiant d’une progression régulière, o Une épargne entreprise abondée par le CEA, o Une politique diversité et inclusion, o Un environnement propice aux évolutions professionnelles, par des formations et de l’accompagnement à la mobilité, o Un CSE actif en termes de loisirs et d’activités extra-professionnelles. Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l’inclusion des travailleurs handicapés.
Talent impulse, the scientific and technical job board of CEA's Technology Research Division
© Copyright 2023 – CEA – TALENT IMPULSE - All rights reserved